信号电路 > 锁相环或频率合成电路

CD54HCT4046AF

Rochester Electronics LLC

PHASE LOCKED LOOP, CDIP16

数据手册:

下载: CD54HCT4046AF

ECAD 模型:

市场均价:

-

市场总库存:

-

生命周期状态:

Active

风险等级:

6.83

风险等级:

设计

产品

长期

参数规格设计资源

参数规格

详细参数

参数名称	参数值
是否无铅	含铅
是否Rohs认证	不符合
生命周期	Active
Objectid	1306179071
包装说明	,
Reach Compliance Code	unknown
风险等级	6.83
模拟集成电路 - 其他类型	PHASE LOCKED LOOP
JESD-30 代码	R-GDIP-T16
JESD-609代码	e0
湿度敏感等级	NOT SPECIFIED
功能数量	1
端子数量	16
最高工作温度	125 °C
最低工作温度	-55 °C
封装主体材料	CERAMIC, GLASS-SEALED
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	COMMERCIAL
最大供电电压 (Vsup)	5.5 V
最小供电电压 (Vsup)	4.5 V
标称供电电压 (Vsup)	5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	TIN LEAD
端子形式	THROUGH-HOLE
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED

参数规格与技术文档

下载: CD54HCT4046AF

Rochester Electronics LLC

CMOS Phase-Locked-Loop Applications (Rev. B) New

2024 年 5 月 12 日

TI IBIS File Creation Validation and Distribution Processes

2024 年 5 月 12 日

Semiconductor Packing Material Electrostatic Discharge (ESD) Protection

2024 年 5 月 12 日

Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc

2024 年 5 月 12 日

CMOS Power Consumption and CPD Calculation (Rev. B)

2024 年 5 月 12 日

Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)

2024 年 5 月 12 日

Implications of Slow or Floating CMOS Inputs (Rev. D)

2024 年 3 月 25 日

SN54/74HCT CMOS Logic Family Applications and Restrictions

2024 年 5 月 12 日

Implications of Slow or Floating CMOS Inputs (Rev. E)

2024 年 5 月 12 日

Designing With Logic (Rev. C)

2024 年 5 月 12 日

1 - 10 / 共11个技术文档

相关器件

CD54HCT4046AF/3A CD54HCT4046AH CD54HCT4046AF3A CD54HCT4046AF/3 CD54HCT4046AH/3A CD54HCT4046AF CD54HCT4046AH/3

对比栏已满，请删除不需要的器件再继续添加哦！

对比栏

对比清空对比栏

ICP经营许可证苏B2-20140176 苏ICP备14012660号-5

苏公网安备 32059002001873号